課程簡介

“RTL code與SOC關(guān)鍵技術(shù)”課程為數(shù)字集成電路前端設(shè)計的專題進階類課程，內(nèi)容包含SOC設(shè)計、RTL代碼風(fēng)格、RTL code與VLSI體系架構(gòu)、專題針對性LAB等內(nèi)容；并在此基礎(chǔ)上講授提高設(shè)計效率、電路調(diào)試技巧以及電路優(yōu)化等高級話題。幫助學(xué)員掌握基于SYNOPSY EDA TOOLS構(gòu)成的完整ASIC設(shè)計流程。通過本課程的學(xué)習(xí)，學(xué)員能夠熟悉典型數(shù)字SOC設(shè)計，RTL代碼風(fēng)格編寫，并具備中級以上的數(shù)字電路設(shè)計水平。

課程說明

第一部分：SOC設(shè)計
目的：全面深入的介紹了SOC的知識，著重闡述了SOC的設(shè)計流程，SOC架構(gòu)，SOC設(shè)計中使用的關(guān)鍵技術(shù)和實際的工程應(yīng)用技巧。
內(nèi)容包括：概述，SOC設(shè)計流程，SOC與EDA工具，IP復(fù)用，SOC架構(gòu)，SOC中關(guān)鍵技術(shù)，SOC技術(shù)設(shè)計的發(fā)展與挑戰(zhàn)和SOC設(shè)計方法的發(fā)展與挑戰(zhàn)

第二部分：RTL代碼風(fēng)格
目的：全面的深入的闡述了SOC設(shè)計約束（時序，功耗，DFT等），RTL代碼風(fēng)格與SOC設(shè)計關(guān)鍵技術(shù)的聯(lián)系，使學(xué)員能夠以SOC關(guān)鍵技術(shù)為依據(jù)，寫出符合目標的代碼。
內(nèi)容包括：設(shè)計約束，RTL code與異步信號處理，RTL code與電路綜合，異步信號處理，設(shè)計流程中的安全代碼風(fēng)格，RTL代碼風(fēng)格與SOC設(shè)計流程，RTL code 與綜合實現(xiàn)，RTL code與時序，RTL code與可測試性設(shè)計，RTL code與低功耗，RTL code與時鐘規(guī)劃策略，RTL code其他實際工程技巧

第三部分：RTL code與VLSI體系架構(gòu)
目的：著重闡述VLSI體系結(jié)構(gòu)，使學(xué)員能從宏觀上把握設(shè)計高質(zhì)量代碼的理論依據(jù)。
內(nèi)容包括：數(shù)據(jù)通路與控制單元，數(shù)據(jù)通路實現(xiàn)控制單元，微架構(gòu)變換，高層次綜合及高層次綜合在RTL描述中的作用。

第四部分：LAB
項目：多時鐘16階FIR濾波器設(shè)計。
目的：在設(shè)計中體會IC設(shè)計理念與技巧，強化將一個數(shù)字系統(tǒng)描述為數(shù)據(jù)通路，狀態(tài)信號（控制）和控制單元（狀態(tài)機）的重要性，掌握低功耗，DFT和時序約束等理論在設(shè)計中的應(yīng)喲個。
要求：
1) 控制單元與數(shù)據(jù)通路層次清晰
2) 設(shè)計控制單元與數(shù)據(jù)通路
l 利用高層次綜合技術(shù)：資源1個加法器和1個乘法器
l 考慮算法架構(gòu)變換：資源1個加法器
l 考慮體系架構(gòu)變換：實現(xiàn)面積小化
l 考慮低功耗，修改設(shè)計
l 考慮DFT，修改設(shè)計
l 考慮時序，修改設(shè)計
3) 利用隱式狀態(tài)機完成，資源約束：
1) 一個加法器和一個乘法器
2) 兩個加法器和一個乘法器


培訓(xùn)目標

幫助學(xué)員熟悉典型數(shù)字SOC設(shè)計和RTL代碼編寫，并具備中級以上的數(shù)字設(shè)計水平。

招生對象

電子、通信、計算機等相關(guān)專業(yè)本科畢業(yè),一年以上工作經(jīng)驗的在職工程師；
電子、通信、計算機等相關(guān)專業(yè)較高年級在讀研究生；
高校需要項目經(jīng)驗的教師。

報名要求

有簡單或小規(guī)模電路設(shè)計經(jīng)驗，或初步熟悉IC設(shè)計前端工作；
有數(shù)字電路設(shè)計基礎(chǔ)、了解VERILOG語言；