| 以文本方式查看主題 - 曙海教育集團(tuán)論壇 (http://www.hufushizhe.com/bbs/index.asp) -- DSP系統(tǒng)和硬件開發(fā)討論區(qū) (http://www.hufushizhe.com/bbs/list.asp?boardid=5) ---- DSP Builder系統(tǒng)設(shè)計 (http://www.hufushizhe.com/bbs/dispbbs.asp?boardid=5&id=1310) |
| -- 作者：wangxinxin -- 發(fā)布時間：2010-11-13 12:15:50 -- DSP Builder系統(tǒng)設(shè)計 DSP Builder是Altera推出的一個數(shù)字信號處理(DSP)開發(fā)工具，它在Quartus Ⅱ FPGA設(shè)計環(huán)境中集成了MathWorks的Matlab和Simulink DSP開發(fā)軟件。Altera的DSP系統(tǒng)體系解決方案是一項具有開創(chuàng)性的解決方案，它將FPGA的應(yīng)用領(lǐng)域從多通道高性能信號處理擴(kuò)展到很廣泛的基于主流DSP的應(yīng)用，是Altera第一款基于C代碼的可編程邏輯設(shè)計流程。 在Altera基于C代碼的DSP設(shè)計流程中，設(shè)計者編寫在Nios Ⅱ嵌入處理器上運行的C代碼。為了優(yōu)化DSP算法的實現(xiàn)，設(shè)計者可以使用由Matlab和Simulink工具開發(fā)的專用DSP指令。這些專用指令通過Altera的DSP Builder和SOPC Builder工具集成到可重配置的DSP設(shè)計中。對DSP設(shè)計者而言，與以往FPGA廠商所需的傳統(tǒng)的基于硬件描述語言(HDL)的設(shè)計相比，這種流程會更快、更容易。 除了全新的具有軟件和硬件開發(fā)優(yōu)勢的設(shè)計流程之外，Altera DSP系統(tǒng)體系解決方案還引入了先進(jìn)的Stratix和Stratix Ⅱ系列FPGA開發(fā)平臺。Stratix器件是Altera第一款提供嵌入式DSP塊的FPGA，其中包括能夠有效完成高性能DSP功能的乘法累加器(MAC)結(jié)構(gòu)。Stratix Ⅱ FPGA能夠提供比Stratix器件高四倍的DSP帶寬，更適合于超高性能DSP應(yīng)用。 6.1 DSP Builder安裝 6.1.1 軟件要求 使用DSP Builder創(chuàng)建HDL設(shè)計需要有下面的軟件支持： ? Matlab 6.1或6.5版本； ? Simulink4.1或5.0版本； ? Quartus Ⅱ 2.0以上版本； ? Synplify 7.2以上版本或LeonardoSpectrum 2002c以上版本(綜合工具)； ? ModelSim5．5以上版本(仿真工具)。 6.1.2 DSP Builder軟件的安裝 在安裝DSP Builder之前，首先安裝Matlab和Simulink軟件以及Quartus Ⅱ軟件。如果要使用第三方EDA綜合和仿真工具，需要安裝綜合工具LeonardoSpectrum或Synplify以及仿真工具M(jìn)odelSim。 在Windows 98／NT／2000操作系統(tǒng)上安裝DSP Builder，其操作步驟如下： (1) 關(guān)閉以下應(yīng)用軟件：Quartus Ⅱ、MAX+PLUS Ⅱ、LeonardoSpectrum、Synplify、Matlab和Simulink以及ModelSim。 (2) 找到軟件所在目錄，雙擊DSPBuilder-v2.1.3.exe文件。 (3) 在出現(xiàn)的安裝向?qū)е校鶕?jù)提示操作即可完成DSP Builder的安裝。 如果在安裝DSP Builder之前還沒有安裝Matlab軟件，則在DSP Builder安裝向?qū)У淖詈髮棾鋈鐖D6.1所示的對話框。 完成DSP Builder安裝之后，依據(jù)下面的操作步驟在Matlab軟件中查看DSP Builder的庫： (1) 啟動Matlab軟件。 (2) 點擊Matlab工具條上的Simulink快捷按鈕，或在Matlab命令窗口輸入Simulink命令，打開Simulink Library Browser界面，如圖6.2所示。 (3) 在Simulink Library Browser界面中打開Altera DSP Builder文件夾。 DSP Builder安裝程序在磁盤上的目錄結(jié)構(gòu)如圖6.3所示。 6.1.3 授權(quán)文件的安裝 在使用DSP Builder之前，必須得到Altera的授權(quán)文件。如果沒有安裝DSP Builder的授權(quán)文件，用戶只能用DSP Builder模塊建立Simulink模型，但不能生成硬件描述語言(HDL)文件或Tcl腳本文件。 注意：在安裝DSP Builder授權(quán)之前，必須已經(jīng)安裝了授權(quán)的Quartus Ⅱ軟件。 1． 授權(quán)文件安裝 得到DSP Builder授權(quán)文件后，可以直接將授權(quán)文件的內(nèi)容粘貼到Quartus Ⅱ授權(quán)文件(license.dat)中，或在Quartus Ⅱ軟件中單獨指定DSP Builder授權(quán)文件。 方法一：粘貼授權(quán)內(nèi)容到Quartus Ⅱ授權(quán)文件中，其操作步驟如下： (1) 關(guān)閉運行的下列應(yīng)用軟件：Quartus Ⅱ、MAX+PLUS Ⅱ、LeonardoSpectrum、Synplify、Matlab和Simulink以及ModelSim。 (2) 在文本編輯器中打開DSP Builder授權(quán)文件，其中包含F(xiàn)EATURE行。 (3) 在文本編輯器中打開Quartus Ⅱ授權(quán)文件license．dat。 (4) 從DSP Builder授權(quán)文件中拷貝FEATURE行內(nèi)容并粘貼到Quartus Ⅱ授權(quán)文件中。 (5) 保存Quartus Ⅱ授權(quán)文件。 更新后的Quartus Ⅱ授權(quán)文件如圖6.4所示。 方法二：在Quartus Ⅱ軟件中指定DSP Builder授權(quán)文件，其操作步驟如下： (1) 將DSP Builder的授權(quán)文件以一個不同的文件名單獨保存，如dsp_builder_license.dat。 (2) 啟動Quartus Ⅱ軟件。 (3) 選擇Tools→License Setup命令，彈出Options對話框的License Setup頁面。 (4) 在License File欄中，在已經(jīng)存在的Quartus Ⅱ授權(quán)文件后面加一個分號“;”，在分號后面輸入DSP Builder授權(quán)文件所在的目錄及文件名。 (5) 點擊0K按鈕保存設(shè)置。 2． 授權(quán)有效性檢查 安裝好DSP Builder授權(quán)文件以后，可以在Matlab軟件中驗證授權(quán)的功能是否有效。 1) 單機版授權(quán) 在Matlab命令窗口輸入下面的命令： dos(`lmutil lmdiag C4D5_5l2A`) 如果授權(quán)文件安裝正確，則該命令產(chǎn)生的DsP Builder授權(quán)狀態(tài)輸出如圖6.5所示。 2) 網(wǎng)絡(luò)版授權(quán) 如果在授權(quán)文件中存在SERVER，在Matlab命令窗口輸入下面的命令： dos(`lmutil lmstat-a`) 如果網(wǎng)絡(luò)版授權(quán)文件安裝正確，則該命令產(chǎn)生的DSP Buildel授權(quán)狀態(tài)輸出如圖6.6所示。 6.2 嵌入式DSP設(shè)計流程 為使信號處理設(shè)計者直接領(lǐng)悟可編程邏輯的優(yōu)點，無需學(xué)習(xí)新的設(shè)計流程或編程語言， Altera提出了一套新穎的設(shè)計流程。 6.2.1 DSP設(shè)計流程 Altera DSP設(shè)計流程提供了系統(tǒng)級綜合，并且為DSP系統(tǒng)的軟、硬件分離設(shè)計提供了靈活性。另外，Altera支持基于硬件描述語言（HDL)和基于C／C++的設(shè)計流程。Altera的整套開發(fā)工具提供了完整的設(shè)計平臺，包括DSP Buildel、SOPC Builder和Quartus Ⅱ軟件，允許用戶在系統(tǒng)設(shè)計中提高性能，并獲得軟、硬件綜合設(shè)計的靈活性。圖6.7給出了Altera DSP設(shè)計的總體流程圖。 6.2.2 DSP Builder設(shè)計流程 DSP設(shè)計者可以使用DSP Builder和Quartus Ⅱ軟件單獨進(jìn)行硬件設(shè)計。DSP Builder提供了一個無縫鏈接的設(shè)計流程，允許設(shè)計者在Matlab軟件中完成算法設(shè)計，在Simulink軟件中完成系統(tǒng)集成，然后通過SignalCompiler模塊生成在Quartus Ⅱ軟件中可以使用的硬件描述語言文件。使用DSP Builder工具，設(shè)計者可以生成寄存器傳輸級(RTL)設(shè)計，并且在Simulink中自動生成RTL測試文件。這些文件是已經(jīng)被優(yōu)化的預(yù)驗證RTL輸出文件，可以直接用于Altera Quartus Ⅱ軟件中進(jìn)行時序仿真比較。這種開發(fā)流程對于沒有豐富可編程邏輯設(shè)計軟件開發(fā)經(jīng)驗的設(shè)計者來說非常直觀、易學(xué)。 DSP Builder具備一個友好的開發(fā)環(huán)境，它可以通過幫助設(shè)計帥創(chuàng)建一個DSP設(shè)計的硬件表示來縮短DSP開發(fā)的周期。現(xiàn)有的Matlab功能和Simulink塊與Altera的DSP Builder塊和Altera的知識產(chǎn)權(quán)(IP)MegaCore功能塊組合在一起，從而把系統(tǒng)級的設(shè)計和DSP算法的實現(xiàn)連接在一起。DSP Builder允許系統(tǒng)、算法和硬件設(shè)計共享一個通用的開發(fā)平臺。 在DSP Builder中，設(shè)計者可以使用DSP Builder中的塊來為Simulink中的系統(tǒng)模型創(chuàng)建一個硬件。DSP Builder中包含了按位和按周期精確的Simulink塊，這些塊覆蓋了最基本的操作，例如運算和存儲功能。通過使用MageCore功能，復(fù)雜的功能也可以被集成進(jìn)來。MegaCore功能支持Altera的IP評估特性，用戶在購買授權(quán)之前可以進(jìn)行功能和時序上的驗證。 (1) OpenCore使工程師能夠不用任何花費在Quartus Ⅱ軟件中測試IP核，但不能生成器件的編程文件，從而無法在硬件上測試IP核。 (2) OpenCore Plus是增強的OpenCore，可以支持免費在硬件上對IP進(jìn)行評估。這個特性允許用戶為包含了Altera MageCore功能的設(shè)計產(chǎn)生一個有時間限制的編程文件。通過這個文件，設(shè)計者可以在購買授權(quán)許可之前就在板級對MegaCore功能進(jìn)行驗證。 DSP Builder的SignalCompiler塊讀入Simulink模型文件(.mdl)，該模型文件是用DSP Builder和MegaCore塊生成的，然后生成VHDI文件和Tcl腳本文件，用于綜合、硬件的實現(xiàn)以及仿真。 圖6.8所示為DSP Builder的設(shè)計流程。 6.3 DSP Builder設(shè)計過程 本節(jié)利用DSP Builder軟件提供的一個幅度調(diào)制設(shè)計實例來說明DSP Builder設(shè)計過程。該設(shè)計實例文件在 |
<ul id="is4kg"></ul> <abbr id="is4kg"></abbr> <ul id="is4kg"></ul>