| 以文本方式查看主題 - 曙海教育集團論壇 (http://www.hufushizhe.com/bbs/index.asp) -- DSP系統(tǒng)和硬件開發(fā)討論區(qū) (http://www.hufushizhe.com/bbs/list.asp?boardid=5) ---- 自頂向下基于DSP Builder的PID控制系統(tǒng)開發(fā) (http://www.hufushizhe.com/bbs/dispbbs.asp?boardid=5&id=1297) |
| -- 作者：wangxinxin -- 發(fā)布時間：2010-11-13 10:37:19 -- 自頂向下基于DSP Builder的PID控制系統(tǒng)開發(fā) 在控制領域中，PID控制足最早發(fā)展起來的控制策略之一，由于其算法簡單、魯棒性好和可靠性高，被廣泛應用于工業(yè)過程控制。此外，隨著控制理論的發(fā)展，專家系統(tǒng)、模糊邏輯、神經網絡、灰色系統(tǒng)理論和傳統(tǒng)的PID控制策略相結合又派生出各種新型的PID類控制器，形成龐大的PID家族，很多算法大大改進了傳統(tǒng)P1D控制器的性能。然而，這些算法在工業(yè)中的實際應用范圍卻遠遠落后于傳統(tǒng)PID算法，其中一個原因就足傳統(tǒng)的單片機加分立元件構成的工業(yè)控制系統(tǒng)在實施更新更復雜的算法時，算法的復雜性或使得系統(tǒng)硬件設計調試更加復雜，或使得單片機內軟件代碼行增多，延時加大，開發(fā)周期變長。穩(wěn)定性和可靠性在新系統(tǒng)設計時成為不能忽視的一個問題。 而近年來，微電子技術的迅速發(fā)展，使得集成電路設計和工藝水平有了很大的提高，隨著超深亞微米技術的發(fā)展，使得原先由許多IC組成的電子系統(tǒng)集成在一個單片硅片上成為可能，構成所謂的片上系統(tǒng)(System 0n Chip，SOC)，同時也促進了相應EDA工具的蓬勃發(fā)展。 控制算法的極大豐富和微電子領域工藝技術及EDA工具的飛速發(fā)展，使得我們可以將兩個領域的應用優(yōu)勢集合在一起，在EDA工具的幫助 下便捷快速地在FPGA上可靠地實現(xiàn)各種新型算法，完成整個控制系統(tǒng)從行為算法級(系統(tǒng)級)到物理結構級的全部設計，從而達到將各種新型PID算法廣泛應用于實際工業(yè)控制系統(tǒng)的目標。 2離散PID控制算法 2．1 PID算法 比例、積分、微分(PID)控制是控制系統(tǒng)中技術最成熟，運用最廣泛的一種控制方式。其基本原理是根據反饋控制系統(tǒng)的偏差值按比例、積分、微分函數(shù)關系進行運算，所得結果輸出給執(zhí)行機構，執(zhí)行機構根據偏差值的運算結果來控制被控對象。 e(t)為控制器的輸入即控制系統(tǒng)的給定量與輸出量的偏差；u(t)為控制器的輸出；Kp為比例系數(shù)；Tl為積分時間常數(shù)；TD為微分時間常數(shù)。在連續(xù)時間域中，PID控制器算法的表達式為： 2．2 PID算法的離散化 由于計算機控制只能根據采樣時刻的偏差值計算控制量，因此需對上式進行離散化處理。按模擬PID控制算法式(1)，以一系列的采樣時刻點kT代表連續(xù)時間t，以矩形法數(shù)值積分(和式)近似代替積分，以一階向后差分(增量)近似代替微分，即： 可得離散PID表達式： 式中，積分系數(shù)K1=KP/Tl，微分系數(shù)KD=KPTD,T為采樣周期，k為采樣序號，k=1，2，…，e(k一1)和e(k)分別為第(k一1)和第k時刻所得的偏差信號。 2．3 PID控制系統(tǒng)框圖 一般控制系統(tǒng)的PID系統(tǒng)控制框圖如圖1所示。其中，source為系統(tǒng)設定值，feedback為系統(tǒng)反饋值，e(t)為反饋誤差，u(t) 為PID控制器輸出值。圖中"PID控制算法"框圖子系統(tǒng)即需要我們在算法級用DSP Builder進行自頂向下的設計仿真。 3基于DSP Builder的PID控制系統(tǒng)FPGA設計步驟與開發(fā) 3．1 Simulink工具箱的A1tera DSP Builder 組件 在利用FPGA進行系統(tǒng)的開發(fā)應用上，已有了全新的設計工具和設計流程。DSP Builder。就是Altera公司推出的一個面向DSP之類的芯片級開發(fā)的系統(tǒng)級工具。他是作為Matlab的一個Simulink工具箱(Tool Box)出現(xiàn)的，他使得用FPGA設計專用芯片系統(tǒng)完全可以通過Simulink的圖形化界面進行，只要簡單地對DSP Builder工具箱中的模塊進行調用即可。值得注意的是，DSP Builder中的基本模塊是以算法級的描述出現(xiàn)的，易于用戶從系統(tǒng)或者算法級進行理解，甚至不需要十分了解FPGA本身和硬件描述語言。這為傳統(tǒng)控制系統(tǒng)領域的工程師開發(fā)基于FPGA/ASIC的可靠控制系統(tǒng)芯片自頂向下的算法級設計提供了便利的條件。 3．2 在Matlab中用DSP Builder完成頂層算法設計 設計方法可以從與硬件完全無關的系統(tǒng)級開始，首先利用Matlab強大的系統(tǒng)設計、分析能力和DSP Builder提供的模塊(或IP核)完成頂層系統(tǒng)設計及系統(tǒng)仿真測試。 根據圖1的原理，在Matlab中進行設計仿真，Simulink頂層設計模型如圖2所示。 在頂層設計模型中，除"PID控制子系統(tǒng)"外，其他部分均采用一般Simulink組件設計。為了在驗證仿真時更貼近實際系統(tǒng)，給被控對象加上可調延時深度的延時即節(jié)。信號發(fā)生器給出系統(tǒng)設定值，對一般實際應用的控制系統(tǒng)而言，可以使用典型的矩形波，這里用數(shù)個矩形波與正弦波的疊加來仿真系統(tǒng)設定值的給出。 模型中的"PID控制子系統(tǒng)"實現(xiàn)PID算法部分。該子系統(tǒng)經仿真設計后，將通過DSP Builder中的SignalCompiler轉換為FPGA的HDL 語言設計，所以這部分除了仿真觀察所需的示波器等外需全部采用DSP Builder組件來設計，否則Signal Compiler編譯時不能識別。 為了簡單地說明如何用DSP Builder自頂向下的設計基于FPGA的控制系統(tǒng)，這里用普通的位置式PID算法進行舉例。位置式PID算法的PID控制子系統(tǒng)設計框圖如圖3所示。 在圖3中，輸入誤差信號采用了16位精度。而為了實現(xiàn)比例、積分、微分系數(shù)的精確可調，在這里PID系數(shù)采用了8位精度，使系數(shù)至少可以精確到百分位。同時，在系統(tǒng)設計過程中為了盡量避免浮點數(shù)的運算，這里將PID系數(shù)取成整型，先放大數(shù)據值到24位，而在并行加法器運算單元后用IO&Bus中的總線轉換器單元對累加后的數(shù)據進行位數(shù)轉換，實現(xiàn)FPGA中的浮點數(shù)運算。 Matlab仿真結果如圖4所示。其中，source為系統(tǒng)設定值，feedback為系統(tǒng)反饋值。 波形仿真成功后，需要將Matlab中圖形化的頂層設計模型轉換成能夠被FPGA開發(fā)軟件識別的HDL語言描述文件。在圖2中，打開Signal Compiler模塊，配置相關參數(shù)，可以將DSP Builder 設計的"PID 控制子系統(tǒng)"編譯成VHDL及Veirlog語言的RTL表述和工具命令語言Tcl腳本。根據編譯信息前面的設計模型，直到編譯報告中Convert Mdl to VHDL，Synthesis，Quartus II Fitter三項狀態(tài)均為PASSED，即可獲得ModelSim所需的tb_SystemName.tcl功能仿真文件腳本和Quartus所需的 SystemName.qpf 項目文件和SystemName.vec 仿真波形文件。 3．3在ModelSim中實現(xiàn)HDL代碼功能仿真 在ModelSim菜單中執(zhí)行Tools一>Execute Macro，打開前述Signal Compiler編譯生成文件tb_System-Name．tcl(VHBL)或tb_vo_SystemName．tcl(Verilog)，調試成功后，仿真得到圖5結果。功能仿真結果與Matlab中基本一致，證明頂層設計基本成功。 3．4 在Quartus中實現(xiàn)FPGA開發(fā) 在Quartus中打開前述Signal Compiler編譯生成文件SystemName．qpf。設定相應器件Device，在Tcl Scripts中運行SystemName_quartus．tcl配置此工程項目變量，然后編譯。調試成功后，載入SystemName．vec波形仿真文件運行時序仿真工具，得到圖6結果，與圖5基本相符，證明設計成功。 4結 語 這里給出了一個最初用于FPGA的系統(tǒng)級設計工具DSP Builder在自動控制領域的應用，目前在已出版的國內期刊及論文庫中似乎還沒有相關文獻談到這個交叉領域的應用。 在控制領域里，當各種復雜的新型PID算法應用于實際控制系統(tǒng)中時，由于傳統(tǒng)單片機與分立元件電路系統(tǒng)的局限性，硬件指標和軟件復雜度都使得新的應用及研發(fā)設計進展緩慢；普通FPGA/CPLD沒計又存在著沒計周期長、可重復利用性差等缺點。我們將日益完善的SoC設計工具應用于自動控制領域，不僅在算法設計上有了新的方便快捷的設計工具，同時籍由FPGA硬件本身的優(yōu)點也可以解決單片機及分立元件存在的電磁干擾、系統(tǒng)復雜度高等各類問題，從而大大提高將各種新型PID算法廣泛應用于實際工業(yè)控制系統(tǒng)的可行性。 在系統(tǒng)設計中進一步的探討：由于設計是從與硬件完全無關的Matlab系統(tǒng)級仿真開始，因此便于傳統(tǒng)控制領域工程師們可以迅速地將算法級的構思應用于控制系統(tǒng)設計中，從而可以將有限的精力專注于系統(tǒng)級算法的設計，而避免陷入重復繁瑣的電路設計中去，縮短從人腦構思到實際系統(tǒng)實現(xiàn)的時間周期。其中單個設計MDL文件甚至可以考慮封裝成"算法包"的形式進行資源重復利用，以實現(xiàn)功能單元的便捷增減和縮短產品開發(fā)時間。這里可能存在著控制領域里可重用算法及相應"包"的接口標準。這種情況或許和SOC領域IP核的現(xiàn)象有部分類似，本文就不再多述。 |
<ul id="is4kg"></ul> <abbr id="is4kg"></abbr> <ul id="is4kg"></ul>